特許

J-GLOBAL ID：200903008745807646

半導体集積回路

発明者： 中山 道明 ,  榊原 秀樹 ,  栗田 公三郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平11-266767
公開番号（公開出願番号）：特開2001-091590
出願日： 1999年09月21日
公開日（公表日）： 2001年04月06日
要約：

【要約】【課題】 製品のコストの大幅な上昇を伴わずに論理ブロックのディレイ不良の検出を行うための技術を提供することにある。【解決手段】 スキャンパスを介して行われるスキャン動作を、診断ブロックの実使用速度よりも遅い速度で行うためのクロック信号を生成する第1生成回路(601)と、論理ブロックへの擬似乱数の供給及び論理ブロックからの出力信号の収集を上記論理ブロックの実使用速度にほぼ等しい速度で行うためのクロック信号を生成する第2生成回路(602)とを含んで自己診断回路を構成することで、スキャンパスでの信号遅延を抑えるために、信号配線幅を広くして配線抵抗の低減を図ったり、スキャンパスの経路中にアンプを設けることなく、論理ブロックのディレイ不良の検出が可能とされる。

請求項（抜粋）：

信号をスキャン可能に設計された複数のフリップフロップと、それらを結合させるスキャンパスと、論理ブロックの自己診断のための擬似乱数を発生させるための擬似乱数発生回路とを有し、上記スキャンパスを介して伝達された擬似乱数が上記論理ブロックに与えられた場合の当該論理ブロックからの出力信号を、上記スキャンパスを介して得ることで上記論理回路の診断を可能とする半導体集積回路であって、上記自己診断回路は、上記スキャンパスを介して行われるスキャン動作を、上記論理ブロックの実使用速度よりも遅い速度で行うためのクロック信号を生成する第1生成回路と、上記論理ブロックへの擬似乱数の供給及び上記論理ブロックからの出力信号の収集を上記論理ブロックの実使用速度にほぼ等しい速度で行うためのクロック信号を生成する第2生成回路とを含んで成ることを特徴する半導体集積回路。

IPC (2件)：

G01R 31/28 ,  G06F 11/22 360

FI (2件)：

G06F 11/22 360 P ,  G01R 31/28 G

Fターム (16件)：

2G032AA01 ,  2G032AA07 ,  2G032AC10 ,  2G032AD06 ,  2G032AE08 ,  2G032AG03 ,  2G032AG07 ,  2G032AK11 ,  2G032AK16 ,  2G032AK19 ,  5B048AA20 ,  5B048CC02 ,  5B048CC11 ,  5B048CC18 ,  5B048DD06 ,  5B048DD07