特許

J-GLOBAL ID：200903008757187333

不揮発性半導体記憶装置

発明者： 奥山 裕 ,  蒲原 史朗 ,  松尾 仁司 ,  井原 茂男
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-252821
公開番号（公開出願番号）：特開平7-106448
出願日： 1993年10月08日
公開日（公表日）： 1995年04月21日
要約：

【要約】【目的】 書き込み及び消去時のトラップ及びホールの生成を抑え、酸化膜劣化を低減して書き換え回数の増大を可能にするフローティングゲート型フラッシュメモリを提供する。【構成】 フローティングゲート型フラッシュメモリにおいて、基板とフローティングゲート間の絶縁膜中に電位変化可能なように電圧端子を有する量子井戸層を設け、井戸を鋏む絶縁膜層の厚さをd1、d2、井戸層の厚さをw、絶縁膜層と井戸層の電子親和力の差をφとすると、絶縁膜層及び井戸層の厚さが電子のド・ブロイ波長のオーダーであること、すなわち、d1、d2、w〜h/√(2mφ)但し、hはプランク定数、mは井戸層中の電子の有効質量を満足する構成とする。【効果】 共鳴トンネル現象を利用することにより、トラップ及びホールを生成させずに電荷を注入することが可能となり、酸化膜劣化の低減、メモリ寿命の増大を図ることができる。

請求項（抜粋）：

ソース及びドレイン拡散層を有した半導体基板上にフローティングゲート及びコントロールゲートを有する絶縁膜を形成した半導体記憶装置において、基板とフローティングゲート間の絶縁膜中に電位調節可能なように電圧端子を有する量子井戸層を設け、井戸を鋏む絶縁膜層の厚さをd1、d2、井戸層の厚さをw、絶縁膜層と井戸層の電子親和力の差をφとすると、d1、d2、w〜h/√(2mφ)但し、hはプランク定数、mは井戸層中の電子の有効質量を満足する構成としたことを特徴とする不揮発性半導体記憶装置。

IPC (5件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 29/06 ,  H01L 29/68