特許
J-GLOBAL ID：200903008762104802
ディタル・ループフィルタ回路
発明者：
出願人/特許権者：
代理人 (1件)：
田中 康博
公報種別：公開公報
出願番号（国際出願番号）：特願平5-248602
公開番号（公開出願番号）：特開平7-086928
出願日： 1993年09月10日
公開日（公表日）： 1995年03月31日
要約：
【要約】【目的】 ディタルPLL回路に使用されるループフィルタを、乗算器を使わずに加算器、減算器及びビットシフタで実現することにより、回路規模を小さくし、かつ動作速度を高速化することが可能となる。【構成】 加算器5には、ある時刻tの出力信号と、時刻(t-1)に加算器5から出力された値(Y(t-1))を値が大きくなる方向にnビットシフトした後、Y(t-1)を減じ、さらに値が小さくなる方向にnビットシフトした値が入力される。加算器5からの出力も値が小さくなる方向にnビットシフトしたのち出力する。加算器5の演算は、入力信号に対して2のn乗倍の数値で行われるため、精度の高い演算が可能となる。また、nの値を変えることにより、フィルタの効果を適当な度合に調節することが可能となる。
請求項（抜粋）：
複数ビットからなる信号を単位時間遅らせる単位遅延手段と、該単位遅延手段からなる出力データに第1の係数を付加する第1の係数付加手段と、該係数付加手段からの出力と入力信号との和を取り、その結果を前記単位遅延手段に送る加算手段と、該加算手段の出力に第2の係数を付加して出力する第2の係数付加手段からなるディタル・ループフィルタ回路。
IPC (4件)：
H03L 7/093
, H03H 17/02
, H03H 17/04
, H03L 7/06
H03L 7/08 E
, H03L 7/06 B
