特許
J-GLOBAL ID：200903008788488757

半導体装置及びその製造方法

発明者：
中川 義和

中川 義和 について


出願人/特許権者：
株式会社半導体先端テクノロジーズ

株式会社半導体先端テクノロジーズ について


代理人 (2件)： 高田 守 ,  高橋 英樹
公報種別：公開公報
出願番号（国際出願番号）：特願2003-176374
公開番号（公開出願番号）：特開2005-012075
出願日： 2003年06月20日
公開日（公表日）： 2005年01月13日
要約：
【課題】ゲート電極の下に位置するソースドレイン領域とゲート電極の間の寄生容量を低減し、高性能化を図る。【解決手段】半導体基板11と、この半導体基板11の表面に形成されたチャンネル領域27a,27bと、半導体基板11の表面にチャンネル領域27a,27bを隔てて形成された第1のソースドレイン領域20,21と、チャンネル領域27a,27b及び第1のソースドレイン領域20,21の間に形成された第2のソースドレイン領域22,23と、チャンネル領域27a,27b及び第2のソースドレイン領域22,23の上に形成されたゲート絶縁膜15と、第2のソースドレイン領域22,23の上に形成された絶縁膜18と、ゲート絶縁膜15及び絶縁膜18の上に形成された金属シリサイドのみからなるゲート電極25a,25bと、第1のソースドレイン領域20,21の上に形成された金属シリサイド膜26a、26bを有する。【選択図】 図10
請求項（抜粋）：
半導体基板と、 この半導体基板の表面に形成されたチャンネル領域と、 前記半導体基板の表面に前記チャンネル領域を隔てて形成された第1のソースドレイン領域と、 前記チャンネル領域及び前記第1のソースドレイン領域の間に形成された第2のソースドレイン領域と、 前記チャンネル領域及び前記第2のソースドレイン領域の上に形成されたゲート絶縁膜と、 前記第2のソースドレイン領域の上に形成された絶縁膜と、 前記ゲート絶縁膜及び前記絶縁膜の上に形成された金属シリサイドのみからなるゲート電極と、 前記第1のソースドレイン領域の上に形成された金属シリサイド膜を有することを特徴とする半導体装置。
IPC (7件)：
H01L21/336 ,  H01L21/28 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78
FI (4件)：
H01L29/78 301P ,  H01L21/28 301S ,  H01L27/08 321D ,  H01L29/58 G
Fターム (65件)：
4M104AA01 ,  4M104BB20 ,  4M104BB21 ,  4M104CC05 ,  4M104DD02 ,  4M104DD03 ,  4M104DD04 ,  4M104DD78 ,  4M104DD84 ,  4M104FF07 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB01 ,  5F048BB05 ,  5F048BB08 ,  5F048BB11 ,  5F048BB12 ,  5F048BC06 ,  5F048BD04 ,  5F048BE03 ,  5F048BF06 ,  5F048BF15 ,  5F048BF16 ,  5F048BG13 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F140AA11 ,  5F140AB03 ,  5F140BA01 ,  5F140BC05 ,  5F140BD09 ,  5F140BD11 ,  5F140BD18 ,  5F140BE07 ,  5F140BE08 ,  5F140BF01 ,  5F140BF08 ,  5F140BF42 ,  5F140BG28 ,  5F140BG30 ,  5F140BG35 ,  5F140BG38 ,  5F140BG44 ,  5F140BG45 ,  5F140BG52 ,  5F140BG53 ,  5F140BG54 ,  5F140BH15 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK03 ,  5F140BK13 ,  5F140BK21 ,  5F140BK29 ,  5F140BK35 ,  5F140BK38 ,  5F140BK39 ,  5F140CB08 ,  5F140CF04
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM