特許

J-GLOBAL ID：200903008790590569

パタ-ン歪検出方法、パタ-ン歪検出装置およびその記録媒体

発明者： 田岡 弘展
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-015676
公開番号（公開出願番号）：特開2000-214577
出願日： 1999年01月25日
公開日（公表日）： 2000年08月04日
要約：

【要約】【課題】 半導体製造プロセスで形成させるレイアウトパターンについて、パターンエッジから離れた部分でのパターン歪を検出する。【解決手段】 半導体製造プロセスに用いられるレイアウトパターンのデータを入力とし、前記レイアウトパターンのパターンエッジ部以外の所定の部分に選択的にサンプリングポイントを生成し、これらサンプリングポイント毎にレイアウトパターンから生成される生成パターンのシミュレーション結果を求め、レイアウトパターンのデータとシミュレーション結果とをサンプリングポイントにおいて比較し、パターンエッジ部以外の部分のパターン歪量の検出、補正を行う。

請求項（抜粋）：

半導体製造プロセスに用いられるレイアウトパターンのデータを入力とし、前記レイアウトパターンのパターンエッジ部以外の所定の部分に選択的にサンプリングポイントを生成するステップと、前記サンプリングポイント毎に前記レイアウトパターンから生成される生成パターンのシミュレーション結果を求めるステップと、前記レイアウトパターンのデータと前記シミュレーション結果とを前記サンプリングポイントにおいて比較し、パターンエッジ部以外の部分のパターン歪量の検出を行うステップとを含むことを特徴とするパターン歪検出方法。

IPC (3件)：

G03F 1/08 ,  G06F 17/50 ,  H01L 21/027

FI (4件)：

G03F 1/08 S ,  G06F 15/60 612 A ,  G06F 15/60 666 S ,  H01L 21/30 502 V

Fターム (8件)：

2H095BB31 ,  2H095BD03 ,  2H095BD25 ,  2H095BD28 ,  2H095BD29 ,  5B046AA08 ,  5B046JA01 ,  5B046JA04