特許

J-GLOBAL ID：200903008820602761

時定数切換回路および波形成形回路

発明者： 谷 邦之 ,  和田 淳 ,  大塚 健志
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2000-089806
公開番号（公開出願番号）：特開2001-285026
出願日： 2000年03月28日
公開日（公表日）： 2001年10月12日
要約：

【要約】【課題】 時定数を決定する容量値を可変とするスイッチ部における寄生容量による特性劣化を抑制する時定数切換回路を提供すること。【解決手段】 時定数切換回路41は、抵抗1の一方の端子が入力2に、他方が出力3となっている。出力3には、スイッチ15a〜15dが並列接続されている。これらのスイッチの他方には、容量16a〜16dが接続されており、C(16a)<C(16b)<C(16c)<C(16d)の関係を持つ。また、出力3にはスイッチ18が接続されており、他方には、スイッチ21a〜21dが並列接続されている。これらのスイッチの他方には、容量22a〜22dが接続されており、C(16d)<C(22a)<C(22b)<C(22c)<C(22d)の関係を持つ。小さな時定数を実現する場合、スイッチ18をOFFすることで、寄生容量を小さくし、時定数誤差を抑制できる。

請求項（抜粋）：

抵抗の一方の端子を入力端子、また、他方の端子を出力端子とし、時定数制御信号で制御される第1のスイッチによって、前記出力端子に接続する容量値を可変とする時定数切換回路において、前記容量値を可変とするための複数の時定数切換用容量を複数のグループに分割し、最も小さな容量値を持つ容量を含むグループを直接、前記出力端子に接続し、その他のグループは第2のスイッチを介して、前記出力端子にすることを特徴とした時定数切換回路。

IPC (3件)：

H03H 11/04 ,  G11B 20/10 321 ,  H03H 7/06

FI (4件)：

H03H 11/04 D ,  H03H 11/04 G ,  G11B 20/10 321 A ,  H03H 7/06

Fターム (21件)：

5D044AB02 ,  5D044AB05 ,  5D044BC03 ,  5D044CC06 ,  5D044FG02 ,  5D044FG05 ,  5D044FG16 ,  5J024AA01 ,  5J024AA03 ,  5J024BA05 ,  5J024DA01 ,  5J024KA04 ,  5J098AA11 ,  5J098AA14 ,  5J098AB03 ,  5J098AC05 ,  5J098AC10 ,  5J098AC20 ,  5J098AD01 ,  5J098CA08 ,  5J098CB01