特許

J-GLOBAL ID：200903008852379118

誤差拡散回路

発明者： 小林 正幸 ,  中島 正道 ,  小坂井 朝郎 ,  小野寺 純一 ,  傳田 勇人
出願人/特許権者： 株式会社富士通ゼネラル
代理人 (1件)： 古澤 俊明 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-307115
公開番号（公開出願番号）：特開平8-146905
出願日： 1994年11月17日
公開日（公表日）： 1996年06月07日
要約：

【要約】【目的】 非映像期間における無駄な誤差拡散処理をなくし、省電力化を図ったものを得ることを目的とする。【構成】 各回路に入力するクロック信号入力端子42からのクロック信号のタイミングを、遅延回路で映像処理に伴う遅延時間に合わせながら、入力したnビットの原画素の映像信号に、誤差検出回路35で検出した再現誤差を加算し、さらに、拡散出力信号をm(≦n-1)ビットの信号に変換して表示パネルへ出力する誤差拡散回路において、クロック信号入力端子42と遅延回路との間に、ブランキング期間の一部または全部における誤差拡散処理を停止するためのマスク信号形成回路50を介在する。すると、映像期間と、ブランキング期間の前後一定クロック分だけ誤差拡散処理が行われ、マスク期間は、誤差拡散処理が行われず、無駄な映像処理がなく、電力の省力化が図られる。

請求項（抜粋）：

各回路に入力するクロック信号入力端子42からのクロック信号のタイミングを、遅延回路で映像処理に伴う遅延時間に合わせながら、入力したnビットの原画素の映像信号に、誤差検出回路35で検出した再現誤差を加算し、さらに、拡散出力信号をm(≦n-1)ビットの信号に変換して表示パネルへ出力する誤差拡散回路において、前記クロック信号入力端子42と遅延回路との間に、ブランキング期間の一部または全部における誤差拡散処理を停止するためのマスク信号を出力するマスク信号形成回路50を介在してなることを特徴とする誤差拡散回路。

IPC (3件)：

G09G 3/20 ,  G02F 1/133 575 ,  G09G 3/36