特許

J-GLOBAL ID：200903008875848166

画像処理装置及びその制御方法並びにメモリ媒体

発明者： 本間 英雄
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 大塚 康徳 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-285628
公開番号（公開出願番号）：特開2000-112744
出願日： 1998年10月07日
公開日（公表日）： 2000年04月21日
要約：

【要約】【課題】画像処理装置の機能を変更又は拡張を容易にする。【解決手段】回路構成をプログラム可能な半導体チップ、例えば、FPGA(フィールド・プログラマブル・ゲートアレイ)により制御回路103を構成する。ヘッド112が、例えばプリントヘッドからスキャナヘッドに交換された場合、交換後のヘッド112に適合するように、制御回路103を再プログラムして、回路構成を変更する。

請求項（抜粋）：

機能の変更又は拡張が可能な画像処理装置であって、回路構成をプログラム可能な半導体チップを含む制御手段と、前記半導体チップを必要に応じて再プログラムするプログラム手段と、を備え、前記制御手段により画像処理の少なくとも一部を実行又は制御することを特徴とする画像処理装置。

IPC (4件)：

G06F 9/06 540 ,  G06F 3/12 ,  G06T 1/00 ,  H04N 1/00

FI (4件)：

G06F 9/06 540 M ,  G06F 3/12 C ,  H04N 1/00 C ,  G06F 15/66 J

Fターム (12件)：

5B021AA01 ,  5B021AA02 ,  5B021BB04 ,  5B021CC06 ,  5B057CH11 ,  5B057CH14 ,  5B057CH18 ,  5B076EB01 ,  5C062AA05 ,  5C062AB33 ,  5C062AB40 ,  5C062AC58

引用特許：

審査官引用 (4件)

• 画像処理装置
  公報種別：公開公報   出願番号：特願平6-229942   出願人：シャープ株式会社
• 読取りユニット及び該読取りユニットを装着可能な記録装置
  公報種別：公開公報   出願番号：特願平8-123597   出願人：キヤノン株式会社
• FPGAにおいてプログラム可能スイッチ素子の複数の構成設定間で時間多重化するためのメモリシステム
  公報種別：公開公報   出願番号：特願平9-002064   出願人：ヒューレット・パッカード・カンパニー
• プリンタ装置
  公報種別：公開公報   出願番号：特願平6-108202   出願人：キヤノン株式会社