特許

J-GLOBAL ID：200903008890501687

半導体記憶装置

発明者： 大森 秀雄 ,  萩谷 広喜 ,  湯川 洋介
出願人/特許権者： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平5-112268
公開番号（公開出願番号）：特開平6-302187
出願日： 1993年04月15日
公開日（公表日）： 1994年10月28日
要約：

【要約】【目的】 RAMポートのビット線選択動作に影響されることなくSAMポートのデータレジスタへのデータ転送タイミングを任意に設定しうる画像メモリ等の半導体記憶装置を実現する。この結果、画像メモリ等のリードデータ転送モードのサイクルタイムを短縮し、画像メモリの高速化を推進する。【構成】 リードデータ転送モードにおいてSAMポートからシリアルに出力されるリードデータの第1ビットをランダム入出力回路RIOCから出力し第2ビット以降をシリアル入出力回路SIOCから出力する画像メモリ等のセンスアンプSAに、そのゲートがメモリアレイMARYの対応する相補ビット線B0*〜Bn*に結合され対応する相補ビット線の読み出し信号を電流信号に変換して読み出し用共通データ線CDR*に伝達するセンスMOSFETN3及びN4を設け、いわゆるダイレクトセンス方式を採る。

請求項（抜粋）：

直交して配置されるワード線及びビット線ならびにこれらのワード線及びビット線の交点に格子状に配置されるダイナミック型のメモリセルを含むメモリアレイと、上記ビット線に対応して設けられる単位レジスタならびにこれらの単位レジスタと対応するビット線との間に設けられ所定の転送制御信号に従って選択的にかつ一斉にオン状態とされる第1のスイッチ手段を含むデータレジスタと、上記ビット線に対応して設けられる単位増幅回路ならびにそのゲートが対応するビット線に結合され対応するビット線の読み出し信号を電流信号として選択的に共通データ線に伝達するセンスMOSFETを含むセンスアンプとを具備することを特徴とする半導体記憶装置。