特許
J-GLOBAL ID：200903008906458361
論理シミュレータ
発明者：
出願人/特許権者：
代理人 (1件)：
▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平4-204390
公開番号（公開出願番号）：特開平6-028319
出願日： 1992年07月08日
公開日（公表日）： 1994年02月04日
要約：
【要約】【目的】 マルチプロセッサ上において、レベルソートアルゴリズムによる論理シミュレーションを行う際、同期処理及び低負荷プロセッサの同期待ちによる並列処理効率の低下を制御する。【構成】 自プロセッサ1において、他プロセッサ2〜nへ接続を持つノードを、他プロセッサ出力ノード処理手段13にて処理した後、自プロセッサへのみの接続を持つノードを、自プロセッサ出力ノード処理手段14で処理すると同時に、同期手段11による他プロセッサとの同期処理を並列に実行するよう制御手段12で制御する。
請求項（抜粋）：
複数の入力端子から各ノードを経て順次伝搬される信号伝搬順序に着目して各ノード毎に付与された属性の一つであるレベルと、前記入力端子から各信号の伝搬方向に着目して各信号伝搬方向に付与された属性の一つであるラインとが予め定義されたシミュレーション対象の回路モデルに関し、前記ラインの各々に対応して設けられ対応ラインのシミュレーションをなすべく並列的に設けられた複数のラインシミュレーションプロセッサにより、順次前記レベル毎に各ライン所属のノード評価を行うレベルソート方式の論理シミュレータであって、前記ラインシミュレーションプロセッサの各々は、他プロセッサとの同期処理を行う同期手段と、前記回路モデル中の他ラインへの出力を有するノードを処理する手段と、前記回路モデル中の自ラインへの出力のみを有するノードを処理する手段と、前記他ラインへの出力を有するノードの処理終了後に前記同期手段の同期処理と前記自ラインへの出力のみを有するノードの処理とを並列に処理制御する制御手段とを含むことを特徴とする論理シミュレータ。
IPC (2件)：
G06F 15/16
, G06F 11/26 310
