特許

J-GLOBAL ID：200903008913372227

コンピュータ

発明者： 渡辺 雅隆
出願人/特許権者： 新潟日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-102328
公開番号（公開出願番号）：特開平9-288616
出願日： 1996年04月24日
公開日（公表日）： 1997年11月04日
要約：

【要約】【課題】 ユーザが設定する特定メモリエリア(L2Sマップ)に対して、L2キャッシュリードミスを削減し、処理速度の向上を図り、ユーザがシステム動作中に、システムの他の動作に弊害を与えずに上記特定メモリエリアの変更を可能にする。【解決手段】 L2-TAGRAM2、L2データSRAM4に格納されているアドレス、データがリプレイスされる時に、それぞれ、L2Sアドレスバッファ13、L2Sデータバッファ14に格納しておく。また、L2S-SRAM3には、L2-TAGRAM2のエントリに対応し、そのエントリのアドレスが、L2Sバッファ15に格納可能な領域かどうかを示すフラグを格納する。

請求項（抜粋）：

(a)第1のキャッシュを内蔵するCPUと、(b)主記憶装置と、(c)前記主記憶装置のアドレスとデータの一部を格納するダイレクトスルー方式の第2のキャッシュと、(d)ユーザが頻繁にリード、ライトを繰り返す特定領域に対し、前記第2のキャッシュから追い出されたアドレスとデータとを複数組格納するアドレス・データバッファと、(e)前記第2のキャッシュでキャッシュミスの場合にも、前記アドレス・データバッファから前記CPUにデータを転送する手段と、を有することを特徴とするコンピュータ。

IPC (2件)：

G06F 12/08 310 ,  G06F 12/08

FI (3件)：

G06F 12/08 310 Z ,  G06F 12/08 C ,  G06F 12/08 F