特許

J-GLOBAL ID：200903008963425593

半導体集積回路装置およびその製造方法

発明者： 田中 洋介 ,  長谷川 雅俊 ,  梶谷 一彦
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平8-308544
公開番号（公開出願番号）：特開平10-150164
出願日： 1996年11月19日
公開日（公表日）： 1998年06月02日
要約：

【要約】【課題】 製造工程の簡略化ができると共に開孔化ができるヒューズを有する半導体集積回路装置およびその製造方法を提供する。【解決手段】 MOSFETなどが形成されている半導体基板1の上の絶縁膜11の選択的な領域に、DRAMのメモリセルにおける構成要素などのキャパシタのストレージ・ノード電極(キャパシタの下部電極)13とその上にキャパシタの誘電体としての絶縁膜14を形成した後に、半導体基板1の上に耐食性の高い金属からなる例えば窒化チタン膜などの金属膜を形成し、フォトリソグラフィ技術と選択エッチング技術とを使用して、キャパシタのプレート電極(キャパシタの上部電極)15aとヒューズ15bをその金属膜をパターン化して形成する工程を有するものである。また、ヒューズ15bの表面の一部に開孔22を形成しているものである。

請求項（抜粋）：

耐食性の高い金属である窒化チタンなどを材料としているキャパシタの上部電極と同一材料でしかも前記上部電極と同一工程によって形成されているヒューズを有することを特徴とする半導体集積回路装置。

IPC (7件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8244 ,  H01L 27/11

FI (6件)：

H01L 27/10 681 F ,  H01L 21/82 F ,  H01L 27/04 C ,  H01L 27/10 381 ,  H01L 27/10 621 B ,  H01L 27/10 671 C