特許
J-GLOBAL ID：200903008972417420
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-249099
公開番号（公開出願番号）：特開平7-106411
出願日： 1993年10月05日
公開日（公表日）： 1995年04月21日
要約：
【要約】【目的】 素子分離用の溝に充填された絶縁物の表面の段差の発生を未然に防ぐことのできる半導体装置の製造方法を提供する。【構成】 半導体基板上に保護被膜を形成する工程と、保護被膜及び半導体基板をエッチングすると共に、半導体基板に溝を形成する工程と、溝の内部に第1の絶縁膜を充填する工程と、溝の内部に充填された第1の絶縁物のうち、溝の入口に近い部位を除去する工程と、溝を埋め尽くすように第2の絶縁物を形成する工程と、第2の絶縁物の表面が保護被膜の表面と等しいか、又は、保護被膜の表面より低くなるように、第2の絶縁物の表面部を除去する工程と、保護被膜を除去する工程とを有する。
請求項（抜粋）：
半導体基板上に保護被膜を形成する工程と、前記保護被膜及び前記半導体基板をエッチングすると共に、前記半導体基板に溝を形成する工程と、前記溝の内部に第1の絶縁物を充填する工程と、前記溝の内部に充填された前記第1の絶縁物の一部を除去する工程と、前記溝を埋め尽くすように第2の絶縁物を形成する工程と、前記第2の絶縁物の表面が前記保護被膜の表面と等しいか、又は、前記保護被膜の表面より低くなるように、前記第2の絶縁物の表面部を除去する工程と、前記保護被膜を除去する工程と、を有する半導体装置の製造方法。
引用特許：
前のページに戻る
