CMOS保護回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-334268
公開番号（公開出願番号）：特開平7-202583
出願日： 1993年12月28日
公開日（公表日）： 1995年08月04日
要約：

【要約】 (修正有)【目的】複数電源電圧の混在化に伴うCMOS回路に対応したCMOS保護回路の提供。【構成】保護回路用のトランジスタとして、ゲート、ドレインが入力端にソースが電源に接続したNch MOSトランジスタ5を設けている。例えば電源電圧3VのCMOS LSIに対して5Vの入力波形が入力された場合でも、入力端子側から電源側へ定常的な電流が流れない構造になっている。また、Nch MOSトランジスタ5の効果により入力容量成分が増加するので静電破壊電圧の波高値が減少し、かつ入力端子から電源側への電流パスも存在するので静電破壊に対する耐圧が向上する。

請求項（抜粋）：

ゲートとドレインがCMOS回路の入力端子に接続し、ソースを電源に接続するNch MOSトランジスタがCMOS回路の入力バッファとして設けられたことを特徴とするCMOS保護回路。

引用特許：

審査官引用 (3件)

特開昭52-127149
特開平2-244817
特開平3-102912

前のページに戻る