ディレイ調整回路

発明者： ,
出願人/特許権者：
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平10-022926
公開番号（公開出願番号）：特開平11-225173
出願日： 1998年02月04日
公開日（公表日）： 1999年08月17日
要約：

【要約】【課題】特にLSI間のような長距離の信号伝送系での信号伝送時間のばらつきを自動的に調整する回路を提供する。【解決手段】セレクタ出力信号102が可変遅延回路3,入出力バッファ6,伝送線8を通り、受信側LSI端子12で反射して再び伝送線8,入出力バッファ6を通ってきた受信信号106とセレクタ出力信号102とのディレイ差を可変遅延量制御回路5で測定することで入出力バッファ6および伝送線8のディレイを調べ、システムの設定通りのディレイになるように可変遅延回路3のディレイ量を調節する。

請求項（抜粋）：

信号を送信または受信する第1のユニットと、信号を受信または送信する第2のユニットと、上記第1のユニットと第2のユニットの間に接続される信号伝送路よりなるディジタル回路において、上記第1のユニットから上記第2のユニットへ信号を伝達する時間を調節する可変遅延回路と、上記可変遅延回路の遅延量を制御する可変遅延量制御回路と、上記第1のユニットから上記第2のユニットへ信号を伝達し、さらに上記第2のユニットから上記第1のユニットへ信号を伝達する信号往復手段を有し、上記第1のユニットに存在する第1の信号、および上記第1の信号を上記信号往復手段を用いて伝達した第2の信号が、それぞれ上記可変遅延量制御回路に入力されるまでの遅延時間の差を元に上記可変遅延回路の遅延量を決定することを特徴とするディレイ調整回路。

IPC (3件)：

H04L 25/02 , G06F 1/10 , H03K 5/13

FI (3件)：

H04L 25/02 Z , H03K 5/13 , G06F 1/04 330 A

前のページに戻る