特許
J-GLOBAL ID:200903009060885101
半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
則近 憲佑
公報種別:公開公報
出願番号(国際出願番号):特願平3-261642
公開番号(公開出願番号):特開平5-102439
出願日: 1991年10月09日
公開日(公表日): 1993年04月23日
要約:
【要約】【構成】本発明をEPROMに用いた場合には、半導体基板11上のビット線用拡散配線領域12と、半導体基板11と拡散配線領域12上のエピタキシャル層14と、エピタキシャル層14上のドレイン拡散領域8、ソース拡散領域9とを設け、拡散配線領域12とドレイン拡散領域8とを電気的に接続する第1の内部コンタクト10aを形成してある。【効果】コンタクト孔は良好な導通を取るために一定の大きさが必要不可欠であるが、配線をエピタキシャル層下に埋め込むことにより、コンタクト孔を減らす、ないしは無くすことができ、集積度を向上させることができる。
請求項(抜粋):
半導体基板と、前記半導体基板表面に形成された一導電型拡散配線領域と、前記拡散配線領域を含む前記半導体基板表面に形成されたエピタキシャル層と、前記エピタキシャル層表面に形成された素子領域と、前記拡散配線領域と前記素子領域とを電気的に接続する内部コンタクトとを有することを特徴とする半導体装置。
IPC (3件):
H01L 27/115
, H01L 21/3205
, H01L 21/90
FI (2件):
H01L 27/10 434
, H01L 21/88 A
引用特許:
審査官引用 (4件)
-
特開平2-294077
-
特開平2-234473
-
特開平2-063163
前のページに戻る