特許
J-GLOBAL ID:200903009087097695
マルチポートメモリ装置
発明者:
出願人/特許権者:
代理人 (1件):
家入 健
公報種別:公開公報
出願番号(国際出願番号):特願2005-067153
公開番号(公開出願番号):特開2006-252656
出願日: 2005年03月10日
公開日(公表日): 2006年09月21日
要約:
【課題】 異なるクロック周波数及び異なる位相で複数からの入力に対応することが可能なマルチポートメモリを提供すること。【解決手段】 本発明におけるマルチポートメモリ装置は、第1、第2の入力ポート、第1、第2の出力ポート及びメモリセルアレイを備えたマルチポートメモリ装置であって、入力データの一方を選択しメモリセルアレイに出力する入力データセレクタと、出力ポートの一方を選択しメモリセルアレイからのデータを出力する出力データセレクタと、入力データセレクタ、出力データセレクタ及びメモリセルアレイに対して、第1の入力ポートから入力されるデータに対応したクロックと、第2の入力ポートから入力されるデータに対応したクロックのうち高い周波数のクロックを供給する倍速回路を備えたマルチポートメモリ装置である。このような構成により周波数や位相の異なる2箇所から入力を行うことが可能である。【選択図】図1
請求項(抜粋):
第1の入力ポート、第2の入力ポート、第1の出力ポート、第2の出力ポート及びメモリセルアレイを備えたマルチポートメモリ装置であって、
前記第1の入力ポートと前記第2の入力ポートから入力したデータのいずれか一方を選択し、前記メモリセルアレイに出力する入力データセレクタと、
前記第1の出力ポートと前記第2の出力ポートのいずれか一方を選択し、前記メモリセルアレイより出力したデータを出力する出力データセレクタと、
前記入力データセレクタ、前記出力データセレクタ及び前記メモリセルアレイに対して、前記第1の入力ポートから入力されるデータに対応した第1のクロックと、前記第2の入力ポートから入力されるデータに対応した第2のクロックのうち高い周波数のクロックを供給するクロック倍速回路を備えたマルチポートメモリ装置。
IPC (1件):
FI (1件):
Fターム (4件):
5B015HH01
, 5B015HH03
, 5B015KA09
, 5B015KB82
引用特許:
出願人引用 (3件)
-
マルチポートメモリ装置
公報種別:公開公報
出願番号:特願平7-078701
出願人:松下電器産業株式会社
-
半導体集積回路
公報種別:公開公報
出願番号:特願平5-182061
出願人:株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
-
マルチポートメモリ回路
公報種別:公開公報
出願番号:特願2002-291499
出願人:株式会社ルネサステクノロジ
審査官引用 (3件)
前のページに戻る