特許
J-GLOBAL ID：200903009090275030
スイッチ回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-001913
公開番号（公開出願番号）：特開平7-210528
出願日： 1994年01月13日
公開日（公表日）： 1995年08月11日
要約：
【要約】【目的】並列計算機のプロセサ間結合における多段スイッチネットワークでのプロセサ間転送データの競合によるネットワーク性能低下を緩和する。【構成】ネットワーク上のスイッチ内に、転送データの大きさより大きい容量のFIFOバッファを設けて、競合により待たせられた転送データを一時的に格納し、入力ポートを解放し、次の転送データの転送を可能とする。【効果】出力先が競合している転送データがあっても、入力ポートが解放され、次の転送データが競合調停の対象となるために、出力ポートの利用効率があがり、スイッチの効率をあげることができる。
請求項（抜粋）：
データ転送に用いるm入力n出力で、各入力ポートからの転送データ間の競合調停を出力ポート対応に行い、前記出力ポートの競合で選択されなかった前記転送データは、前記出力ポートが空くまで待たせられる制御を行うデータ転送用スイッチにおいて、前記出力ポートの競合で選択されなかった前記転送データを一時、保持するバッファを持ち、前記転送データを送りこんだ入力ポートを解放することを特徴とするスイッチ回路。
IPC (3件)：
G06F 15/173
, G06F 13/362 510
, G06F 13/38 310
