特許

J-GLOBAL ID：200903009101451740

半導体パッケージおよびその製造方法

発明者： 小菅 克也
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平10-060055
公開番号（公開出願番号）：特開平11-260960
出願日： 1998年03月11日
公開日（公表日）： 1999年09月24日
要約：

【要約】【課題】 CSPの中継基板が剛性材料で構成されている場合でも、実装基板の変形に伴う接続不良の発生を防止する。【解決手段】 剛性材料からなる中継基板1の第2主面1b(実装基板20と対向する側の面)に、第2導体パターン2bや貫通ビアホール3を避けて応力緩和溝10を設ける。半導体パッケージP1の実装後に実装基板20が変形しても、この変形に中継基板1がある程度追従することが可能となり、ハンダボール9を用いた接続部の破断が防止される。BGAパッケージやLGAパッケージのように多数の外部接続端子がエリア配列される半導体パッケージに適用すると、特に有効である。応力緩和溝10は、中継基板1上への半導体チップ5の実装の前後いずれかにおいて、切削手段を用いて形成したり、あるいは中継基板の作成時に一体成形により形成することができる。

請求項（抜粋）：

半導体チップと、第1主面側に前記半導体チップの端子配列に対応する接続部を有する第1導体パターン、第2主面側に実装基板の端子配列に対応する接続部を有する第2導体パターン、板厚の内部にこれら第1導体パターンと第2導体パターンとを相互に接続する内部導体パターンをそれぞれを備え、該半導体チップの端子配列を該実装基板上の端子配列に変換する剛性中継基板と、前記半導体チップと前記第1導体パターンとを接続する接続手段とを有する半導体パッケージであって、前記剛性中継基板の第2主面に、前記第2導体パターンおよび前記内部導体パターンを避けて応力緩和溝が刻設されていることを特徴とする半導体パッケージ。

IPC (3件)：

H01L 23/12 ,  H01L 21/60 311 ,  H05K 3/36

FI (3件)：

H01L 23/12 F ,  H01L 21/60 311 Q ,  H05K 3/36 B