特許

J-GLOBAL ID：200903009107250584

半導体装置

発明者： 中島 勝也
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平9-135460
公開番号（公開出願番号）：特開平10-325854
出願日： 1997年05月26日
公開日（公表日）： 1998年12月08日
要約：

【要約】【課題】 高価なテスタを使用することなく、出荷試験時に高精度に検査できる半導体装置を実現する。【解決手段】 チップ上に基準タイミング発生回路20、位相差検出回路30、コンパレータ50などからなるテスト回路を設け、機能回路10の処理結果SRのレベル変化のタイミングに応じてコンパレータ50の出力信号SCMP を設定し、制御信号SC をトリガーとして基準タイミング発生回路20により発生した基準パルスSPUL と信号SCMP の位相を位相差検出回路30により比較し、比較結果に応じて判定信号SDTのレベルを設定し、レジスタで一時保持した後、バッファ60を介して出力ピンPOUT に出力する。選択回路70により、テスト時にレジスタの保持信号を出力し、通常動作時に機能回路10の処理結果を出力するので、高価なLSIテスタを用いることなく、チップの良否を検査できる。

請求項（抜粋）：

入力信号に応じて所定の処理を行う機能回路が設けられ、当該機能回路の動作を検査可能な半導体装置であって、上記入力信号に応じて所定のタイミングで基準信号を発生する基準信号発生手段と、上記機能回路の処理信号の位相と上記基準信号の位相とを比較し、比較結果に応じて上記機能回路の良否を判定する判定手段とを有する半導体装置。

IPC (3件)：

G01R 31/28 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

G01R 31/28 V ,  H01L 27/04 T