特許
J-GLOBAL ID：200903009136370157
集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-097003
公開番号（公開出願番号）：特開平5-275656
出願日： 1992年03月24日
公開日（公表日）： 1993年10月22日
要約：
【要約】【目的】 マスクROMを搭載すると共に多層配線を有している集積回路装置のTATを短くし、しかも配線の断線を少なくして信頼性を高める。【構成】 ROM部の全メモリセルにおける拡散層15に対して、記憶情報とは無関係にコンタクト孔21が形成されており、各コンタクト孔21を介して、孤立したパターンの第1層目の金属配線24が拡散層15にコンタクトしている。金属配線24に対しては、記憶情報に対応してコンタクト孔32が形成されており、これらのコンタクト孔32を介して、第2層目の金属配線35が金属配線24にコンタクトしている。このため、第1層目の金属配線24は拡散層15と金属配線35とを接続するためのものであり、プログラムは第2層目の金属配線35によって行われている。
請求項（抜粋）：
マスクROMを搭載すると共に多層配線を有している集積回路装置において、前記多層配線のうちの最上層の配線の直下の配線よりも下層に配されている各層の層間絶縁膜に、ROM部の全メモリセルにおける拡散層に対応する第1のコンタクト孔が形成されており、前記最上層の配線よりも下層に配されている各層の配線が前記第1のコンタクト孔の各々に対してパターニングにされており、前記直下の配線を覆う層間絶縁膜に、前記ROM部の記憶情報に対応する第2のコンタクト孔が形成されており、前記最上層の配線が前記第2のコンタクト孔に対してパターニングにされている集積回路装置。
IPC (2件)：
FI (2件)：
H01L 27/10 433
, G11C 17/00 301 A
