特許
J-GLOBAL ID：200903009137517267
半導体集積回路装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平3-162916
公開番号（公開出願番号）：特開平5-013367
出願日： 1991年07月03日
公開日（公表日）： 1993年01月22日
要約：
【要約】【目的】 半導体集積回路装置の製造プロセスの工程数を低減する。半導体集積回路装置の電気的信頼性を高める。【構成】 半導体集積回路装置の製造方法において、配線4上の層間絶縁膜5に接続孔6Aを形成した後、この接続孔6A内の表面上及び層間絶縁膜5上に導体層7を形成する工程と、前記層間絶縁膜5上の導体層7を異方性エッチングで除去する工程と、前記接続孔6Aの導体層7上に選択CVD法で選択的に導体層8を成長させ、この導体層8で接続孔6A内を埋込む工程と、前記層間絶縁膜5上に配線9を形成し、この配線9の一部を接続孔6A内の導体層8に接続する工程とを備える。
請求項（抜粋）：
第1導体層上に層間絶縁膜を形成し、この層間絶縁膜に前記第1導体層の表面の一部が露出する接続孔を形成し、この接続孔内に気相化学成長法で選択的に第2導体層を埋込み、この後、前記層間絶縁膜上に第2導体層を通して前記第1導体層と電気的に接続する第3導体層を形成する半導体集積回路装置の製造方法において、前記第1導体層上に層間絶縁膜を形成する工程と、前記層間絶縁膜の第1導体層上の一部にこの第1導体層の表面が露出する接続孔を形成する工程と、前記接続孔内から露出する第1導体層の表面上、接続孔内の側壁上及び前記層間絶縁膜上に第4導体層を形成する工程と、前記接続孔内の第1導体層上及び前記層間絶縁膜上の第4導体層を異方性エッチングで除去し、前記接続孔内の側壁上に第4導体層を残存させる工程と、前記接続孔内の側壁の第4導体層上及び接続孔内の第4導体層が除去された第1導体層上に気相化学成長法で選択的に第2導体層を成長させ、この第2導体層で前記接続孔内を埋込む工程と、前記層間絶縁膜上に第3導体層を形成し、この第3導体層の一部を前記接続孔内の第2導体層に接続する工程とを備えたことを特徴とする半導体集積回路装置の製造方法。
IPC (3件)：
H01L 21/28 301
, H01L 21/28
, H01L 21/90
