半導体集積回路及びメモリカード

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：玉村静世
公報種別：公開公報
出願番号（国際出願番号）：特願平11-049370
公開番号（公開出願番号）：特開2000-250661
出願日： 1999年02月26日
公開日（公表日）： 2000年09月14日
要約：

【要約】【課題】全体として必要な動作保証電圧よりも低い電源電圧しか供給されない場合にも外部からの指示に応答できる半導体集積回路を提供する。【解決手段】外部インタフェース機能を有する第1の回路(2)と、この第1の回路よりも動作保証下限電圧が高い第2の回路(3)とを有し、第1及び第2の回路のリセットを制御する第3の回路(5)は、外部電源(Vcc)の投入に応答して前記第1及び第2の回路にリセット状態を指示し、電源電圧が低い段階で最初に前記第1の回路のリセット状態を解除する。したがって、第2の回路がリセット解除される否かに拘わらず、第1の回路は、外部からの指示に応答する処理を行うことができ、最終的に半導体集積回路全体として必要な動作保証電圧を得ることができなくても、外部に対する無応答状態を回避できる。

請求項（抜粋）：

外部インタフェース機能を有する第1の回路と、前記第1の回路に接続され前記第1の回路よりも動作保証下限電圧が高い第2の回路と、外部電源の投入に応答して前記第1の回路及び第2の回路にリセット状態を指示する第3の回路とを1チップに含み、前記第3の回路は、外部電源電圧が第1の電圧を越えたとき前記第1の回路にリセット状態の解除を指示し、外部電源電圧が前記第1の電圧よりもレベルの高い第2の電圧を越えたとき前記第2の回路にリセット状態の解除を指示するものであることを特徴とする半導体集積回路。

IPC (6件)：

G06F 1/24 , G06F 1/26 , G06K 19/07 , G11C 16/06 , H01L 27/04 , H01L 21/822

FI (5件)：

G06F 1/00 350 C , G06F 1/00 330 H , G06K 19/00 N , G11C 17/00 632 Z , H01L 27/04 B

Fターム (32件)：

5B011EA06 , 5B011EB01 , 5B011MB12 , 5B025AA01 , 5B025AC01 , 5B025AD09 , 5B035AA05 , 5B035AA11 , 5B035BA05 , 5B035BB09 , 5B035CA08 , 5B035CA11 , 5B035CA12 , 5B035CA32 , 5B035CA35 , 5B054AA01 , 5B054BB01 , 5B054CC01 , 5B054CC02 , 5F038BB04 , 5F038BB08 , 5F038BE09 , 5F038DF01 , 5F038DF04 , 5F038DF05 , 5F038DF08 , 5F038DF14 , 5F038DF17 , 5F038DT10 , 5F038DT14 , 5F038EZ04 , 5F038EZ20

前のページに戻る