特許
J-GLOBAL ID：200903009164358200
マイクロコンピュータの割込み制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
柴田 昌雄
公報種別：公開公報
出願番号（国際出願番号）：特願平9-160519
公開番号（公開出願番号）：特開平10-333923
出願日： 1997年06月03日
公開日（公表日）： 1998年12月18日
要約：
【要約】【課題】マイクロコンピュータをスタンバイ状態から通常状態に復帰させる信号を発生させる信号源の信号をマイクロコンピュータの通常状態で優先度の低い割込み信号として利用することができるようにする。【解決手段】ノンマスカブルインタラプト入力端子NMIと、通常のインタラプト入力端子INTと、スタンバイ状態を示す信号の出力端子Bとを有するマイクロコンピュータ1に対し、信号発生源2からの信号を切替えスイッチ4により切替えてマイクロコンピュータがスタンバイ状態のときはNMI端子に入力し、マイクロコンピュータ1が通常動作状態のときはINTに入力するように構成した。
請求項（抜粋）：
ノンマスカブルインタラプト入力端子と、通常のインタラプト入力端子と、スタンバイ状態を示す信号の出力端子とを有するマイクロコンピュータに対し、信号発生源からの信号をスイッチにより切替えてマイクロコンピュータがスタンバイ状態のときはノンマスカブルインタラプト入力端子に入力し、マイクロコンピュータが通常動作状態のときは通常のインタラプト入力端子に入力するように構成したマイクロコンピュータの割込み制御回路。
IPC (3件)：
G06F 9/46 311
, G06F 9/46
, G06F 1/32
G06F 9/46 311 E
, G06F 9/46 311 B
, G06F 1/00 332 Z
