特許
J-GLOBAL ID:200903009166555240

半導体メモリ装置

発明者:
出願人/特許権者:
代理人 (1件): 清水 守 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-288790
公開番号(公開出願番号):特開平9-134591
出願日: 1995年11月07日
公開日(公表日): 1997年05月20日
要約:
【要約】【課題】 DRAMのワード線のレベルをグランドレベル以下に下げることにより、メモリセルのリーク電流を低減し、ホールドタイム特性を向上させる。【解決手段】 メモリセルにDRAMを用いた半導体メモリ装置において、ワード線10のドライバ部分にレベルシフタ回路20を設け、前記ワード線10の非選択時にこのワード線10の電位をグランドレベル以下の電位に設定する。
請求項(抜粋):
メモリセルにDRAMを用いた半導体メモリ装置において、ワード線のドライバ部分にレベルシフタ回路を設け、前記ワード線の非選択時に該ワード線の電位をグランドレベル以下の電位に設定することを特徴とする半導体メモリ装置。

前のページに戻る