特許
J-GLOBAL ID：200903009193591496
不揮発性メモリセルおよびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-312037
公開番号（公開出願番号）：特開平6-237000
出願日： 1993年12月13日
公開日（公表日）： 1994年08月23日
要約：
【要約】【目的】 低い制御ゲート電圧におけるソース側ホットエレクトロン注入の動作による高速プログラミングが可能な不揮発性メモリセルおよびその製造方法を開示する。【構成】 (n- )基板10上に形成されたチャネル領域26の外面に配置されたフローティングゲートおよび制御ゲートスタック12を含む、ソース側注入不揮発性メモリセルが提供される。ドレイン領域32およびソース領域30は、スタック構造12の反対側に形成される。ホットエレクトロンのソース側注入は、制御ゲート導体22上に比較的に低い電圧が印加された時、ソース領域30とフローティングゲート18との間で起こる。
請求項（抜粋）：
所定導電形を有する半導体層の外表面上に形成されたメモリセルにおいて、該表面に隣接し、絶縁されて配置されたフローティングゲートと、該フローティングゲートに隣接し、絶縁されて配置された制御ゲートであって、該フローティングゲートが前記表面と該制御ゲートとの間に、該フローティングゲートおよび制御ゲートが前記表面上に絶縁して配置された制御スタックを形成するように、配置されている前記制御ゲートと、前記制御スタックの第1端縁の近くの前記層内に配置されたソース領域と、該第1端縁の反対側の前記制御スタックの第2端縁の近くの前記層内に配置されたドレイン領域と、該ドレイン領域に隣接する前記層内に、かつ前記制御スタックの所定部分から内方に、配置されたチャネル領域であって、該層の一部が該チャネル領域と前記ソース領域との間に前記制御スタックの残部から内方に配置されており、該チャネル領域が前記所定導電形と反対の導電形を有する該チャネル領域と、を含む、メモリセル。
IPC (2件)：
H01L 29/788
, H01L 29/792
