特許

J-GLOBAL ID：200903009242155494

半導体装置及びその形成方法

発明者： 江崎 琢 ,  宮澤 誠一 ,  奥田 昌宏
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 福森 久夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-358146
公開番号（公開出願番号）：特開2000-183325
出願日： 1998年12月16日
公開日（公表日）： 2000年06月30日
要約：

【要約】【課題】 本発明は、格子定数やバンドギャップの異なる任意の半導体を良質な品質で積層して、同一基板上に所望の特性を有する電子デバイスや光デバイスを集積した半導体装置、あるいは高性能な多色・複数の発光デバイスを同一基板上に集積した半導体装置、を提供する。【解決手段】 本発明に係る第一の半導体装置は、第1の半導体からなる基板と、前記基板上に形成された、第1の半導体からなる半導体デバイスを有する第1の半導体デバイス層と、前記第1の半導体デバイス層上に形成された、第1の半導体と異なる格子定数を有する第2の半導体層、パターニングされたSiO2、並びに、第2の半導体及び第2の半導体を含む複数の半導体、から構成される第2の半導体デバイス層と、が積層されてなることを特徴とする。

請求項（抜粋）：

第1の半導体からなる基板と、前記基板上に形成された、第1の半導体からなる半導体デバイスを有する第1の半導体デバイス層と、前記第1の半導体デバイス層上に形成された、第1の半導体と異なる格子定数を有する第2の半導体層、パターニングされたSiO2、並びに、第2の半導体及び第2の半導体を含む複数の半導体、から構成される第2の半導体デバイス層と、が積層されてなることを特徴とする半導体装置。

IPC (2件)：

H01L 27/15 ,  H01L 33/00

FI (4件)：

H01L 27/15 B ,  H01L 33/00 F ,  H01L 33/00 B ,  H01L 33/00 C

Fターム (14件)：

5F041AA12 ,  5F041CA04 ,  5F041CA12 ,  5F041CA34 ,  5F041CA35 ,  5F041CA36 ,  5F041CA40 ,  5F041CA65 ,  5F041CA67 ,  5F041CB28 ,  5F041CB29 ,  5F041CB33 ,  5F041FF01 ,  5F041FF16