特許
J-GLOBAL ID：200903009259235572
半導体メモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平5-157119
公開番号（公開出願番号）：特開平7-021774
出願日： 1993年06月28日
公開日（公表日）： 1995年01月24日
要約：
【要約】【目的】 スタティック型のメモリセルを用いた半導体メモリ装置の消費電力を低減する。【構成】 スタティック型のメモリセル10が行列配置され、各行にワード線11が対応付けられると共に、各列に一対のビット線12が対応付けられる。ビット線12の端部にはイコライズトランジスタ21が接続され、この接続点にダイオード20及びプリチャージトランジスタ22を介して電源が接続される。そして、イコライズトランジスタ21及びプリチャージトランジスタ22には、プリチャージクロックφPが与えられ、プリチャージクロックφPの立ち下がりでプリチャージトランジスタ22がオンすると、ダイオード20の閾値分だけ低下した電源電位がビット線12に印加される。
請求項（抜粋）：
相補的な一対の出力端子を有し、行列配置される複数のスタティック型メモリセルと、メモリセルの各列毎に一対ずつ対応付けられ、各メモリセルの出力端子がそれぞれ接続されるビット線と、各ビット線の一端に接続され、初期設定動作時に、ビット線を電源電位に接続するプリチャージトランジスタ及び各列毎のビット線の間を導通するイコライズトランジスタと、を有する半導体メモリ装置であって、上記ビット線が順方向接続されるダイオードを介して電源電位に接続されることを特徴とする半導体メモリ装置。
IPC (2件)：
FI (2件)：
G11C 11/34 M
, G11C 11/34 305
