半導体記憶装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2000-006008
公開番号（公開出願番号）：特開2001-093988
出願日： 2000年01月07日
公開日（公表日）： 2001年04月06日
要約：

【要約】【課題】ゲインセル内に電源電圧供給線およびコンタクトを不要とし、セル面積の縮小および製造工程数を削減する。【解決手段】メモリセルMC内に、書き込みワード線WWLとビット線BLに接続されている書き込みトランジスタQ1と、ゲートが書き込みトランジスタQ1のソースに接続され、読み出しワード線RWLとビット線BLとの間に接続されている読み出しトランジスタQ2と、読み出しトランジスタQ2のゲートとドレイン間に接続されているキャパシタCとを有する。トランジスタの寄生容量Cp,外部容量素子を単独で、または組み合せてキャパシタCを形成する。たとえば、寄生容量Cpをゲート電極がドレイン不純物領域と重なる部分に、外部容量素子をゲート電極が読み出しワード線RWLをなす不純物領域と重なる部分に形成する。ゲート電極と上方配線層との間に、他の外部容量素子を形成してもよい。

請求項（抜粋）：

ゲートが書き込みワード線に接続され、ソースまたはドレインとなる第1不純物領域がビット線に接続されている書き込みトランジスタと、ゲートが上記書き込みトランジスタのソースまたはドレインとなる第2不純物領域に接続され、第1不純物領域が読み出しワード線に接続され、第2不純物領域がビット線に接続されている読み出しトランジスタと、上記読み出しトランジスタのゲートと第1不純物領域との間に接続されているキャパシタとを含むメモリセルを有する半導体記憶装置。

IPC (2件)：

H01L 21/8242 , H01L 27/108

Fターム (11件)：

5F083AD01 , 5F083AD10 , 5F083AD69 , 5F083GA09 , 5F083GA28 , 5F083LA03 , 5F083LA10 , 5F083LA12 , 5F083LA16 , 5F083MA06 , 5F083MA20

前のページに戻る