特許

J-GLOBAL ID：200903009289230877

半導体集積回路装置及びその製造方法

発明者： 新井 耕一 ,  小野沢 和徳
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平7-018878
公開番号（公開出願番号）：特開平8-213473
出願日： 1995年02月07日
公開日（公表日）： 1996年08月20日
要約：

【要約】【目的】 半導体集積回路装置の高集積化を図る。また、前記目的を達成する半導体集積回路装置の製造方法を提供する。【構成】 ベース領域にベース電極15Aが接続され、エミッタ領域にエミッタ電極23Aが接続されるバイポーラトランジスタTrと、下部電極15B、誘電体膜17A、上部電極24の夫々で構成される容量素子Cとを有する半導体集積回路装置において、容量素子Cの誘電体膜17Aを、下部電極15Bと上部電極24との間の層に形成された層間絶縁膜16に比べて薄い膜厚で形成する。また、前記半導体集積回路装置の製造方法において、ベース電極15A及び下部電極15Bの夫々を形成する工程と、誘電体膜17A及び多結晶珪素膜18Aを形成する工程と、エミッタ電極23A及び、多結晶珪素膜18A、多結晶珪素膜23Bの夫々からなる上部電極24を形成する工程とを備える。

請求項（抜粋）：

ベース領域にベース電極が接続され、エミッタ領域にエミッタ電極が接続されるバイポーラトランジスタと、下部電極、誘電体膜、上部電極の夫々で構成される容量素子とを有する半導体集積回路装置において、前記容量素子の誘電体膜が、前記下部電極と上部電極との間の層に形成された層間絶縁膜に比べて薄い膜厚で形成されることを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 21/8222 ,  H01L 27/06 ,  H01L 21/768 ,  H01L 21/8234

FI (3件)：

H01L 27/06 101 D ,  H01L 21/90 J ,  H01L 27/06 102 F