特許

J-GLOBAL ID：200903009291895193

低接触抵抗の受動素子を内蔵するCMOS回路、およびその形成方法

発明者： クリストファー、ディー、シェロウ ,  アリッサ、シー、ボノイ ,  ケー、ポール、マラー ,  ウェルナー、ラウシュ
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレーション
代理人 (4件)： 上野 剛史 ,  太佐 種一 ,  市位 嘉宏 ,  坂口 博
公報種別：公開公報
出願番号（国際出願番号）：特願2006-308450
公開番号（公開出願番号）：特開2007-150296
出願日： 2006年11月14日
公開日（公表日）： 2007年06月14日
要約：

【課題】本発明は、相補型金属酸化膜半導体(CMOS)回路並びに当該CMOS回路を形成する方法を提供する。【解決手段】具体的には、本発明は、埋設抵抗部、コンデンサ、ダイオード、インダクタ、減衰器、電力分割器、およびアンテナ等などの受動素子で、残留接触抵抗値が90オームミクロン未満であることを特徴とする受動素子を含むCMOS回路を提供する。このような低残留抵抗値は、受動素子のスペーサ幅を約10nmから約30nmの範囲に減少するか、又はプレアモルファス化注入ステップ中に受動素子をマスキングして、受動素子に本質的にプレアモルファス化インプラントがないようにすることによって達成できる。【選択図】図2

請求項（抜粋）：

半導体基板上に位置する少なくとも1つのn型電界効果トランジスタ(n-FET)と、 半導体基板上に、かつ前記n-FETに隣接して位置する少なくとも1つのp型電界効果トランジスタ(p-FET)と、 半導体基板上に、かつ前記n-FETおよびp-FETに隣接して位置する少なくとも1つの受動素子で、残留抵抗値が90オームミクロン未満である前記少なくとも1つの受動素子とを有する、相補型金属酸化膜半導体(CMOS)回路。

IPC (5件)：

H01L 21/823 ,  H01L 27/06 ,  H01L 27/092 ,  H01L 21/822 ,  H01L 27/04

FI (3件)：

H01L27/06 102A ,  H01L27/08 321E ,  H01L27/04 R

Fターム (29件)：

5F038AR01 ,  5F038AR15 ,  5F038AR16 ,  5F038CD19 ,  5F038EZ13 ,  5F038EZ15 ,  5F038EZ20 ,  5F048AC10 ,  5F048BA14 ,  5F048BA15 ,  5F048BA16 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB09 ,  5F048BB11 ,  5F048BB16 ,  5F048BC05 ,  5F048BD04 ,  5F048BE03 ,  5F048BF06 ,  5F048BF16 ,  5F048BG12 ,  5F048BG13 ,  5F048DA23 ,  5F048DA24 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30