特許
J-GLOBAL ID：200903009309904748
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平8-026540
公開番号（公開出願番号）：特開平9-223750
出願日： 1996年02月14日
公開日（公表日）： 1997年08月26日
要約：
【要約】【課題解決手段】 (i) 半導体基板1上にゲート酸化膜3及びゲート電極4、基板1表面内部にS/D領域2を有するトランジスタTrからなるメモリセルを複数個形成し、(ii)前記Trの内、所望のTrのチャネル領域の不純物濃度を変化させて、しきい値電圧の高いTrを形成し、(iii) 該しきい値電圧の高いTrの内、所望のTrにホットキャリアストレスを加えてさらにしきい値電圧の高いTrを形成することからなる多値出力レベルのマスクROMを有する半導体装置の製造方法。【効果】 3値以上の出力レベルを有する半導体装置を製造するために必要なROM書き込み用のマスクが1枚削減でき、露光、現像、検査、ROM書き込みイオン注入、レジストハクリの工程がホットキャリアスレトス印加に置き換わるため、短納期化、低コストが実現できる。
請求項（抜粋）：
(i) 半導体基板上にゲート酸化膜及びゲート電極、並びに半導体基板表面内部にソース/ドレイン領域を有するMOS型トランジスタからなるメモリセルを複数個形成し、(ii)前記トランジスタの内、所望のトランジスタのチャネル領域の不純物濃度を変化させて、しきい値電圧の高いトランジスタを形成し、(iii) 該しきい値電圧の高いトランジスタの内、所望のトランジスタにホットキャリアストレスを加えてさらにしきい値電圧の高いトランジスタを形成することからなる多値出力レベルのマスクROMを有する半導体装置の製造方法。
IPC (2件)：
H01L 21/8246
, H01L 27/112
