特許
J-GLOBAL ID:200903009337222571

III-V族半導体層に上部層が積層されている構造体とその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人快友国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2004-302514
公開番号(公開出願番号):特開2006-114802
出願日: 2004年10月18日
公開日(公表日): 2006年04月27日
要約:
【課題】 GaN層24の表面に上部層が積層されている構造体を製造するときに、GaN層24の表面が損傷することなく、その表面に形成されている自然酸化膜の酸化ガリウム膜を除去する。【解決手段】 GaN層24の表面に酸化シリコンからなるSiO2層26が積層されている構造体を製造する方法であり、GaN層24の表面を非プラズマ状態のアンモニアを含むガスに曝す曝露工程と、そのアンモニアガスに曝露されたGaN層24の表面にSiO2層26を積層する積層工程を備えていることを特徴としている。【選択図】 図1
請求項(抜粋):
III-V族半導体層の表面に上部層が積層されている構造体を製造する方法であり、 上部層積層前のIII-V族半導体層の表面を非プラズマ状態のアンモニアを含むガスに曝す曝露工程と、 前記ガスに曝露されたIII-V族半導体層の表面に上部層を積層する積層工程と、 を備えていることを特徴とする製造方法。
IPC (7件):
H01L 21/205 ,  H01L 21/28 ,  H01L 21/316 ,  H01L 29/78 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 29/417
FI (6件):
H01L21/205 ,  H01L21/28 A ,  H01L21/316 X ,  H01L29/78 301B ,  H01L29/58 G ,  H01L29/50 M
Fターム (53件):
4M104AA04 ,  4M104BB01 ,  4M104BB36 ,  4M104BB40 ,  4M104CC01 ,  4M104DD23 ,  4M104DD78 ,  4M104DD92 ,  4M104GG02 ,  4M104GG09 ,  4M104GG10 ,  4M104GG12 ,  4M104GG14 ,  4M104HH15 ,  5F045AB03 ,  5F045AB32 ,  5F045AC12 ,  5F045AD12 ,  5F045AD13 ,  5F045AE19 ,  5F045BB14 ,  5F045HA03 ,  5F058BA20 ,  5F058BC02 ,  5F058BD04 ,  5F058BE04 ,  5F058BF04 ,  5F058BF23 ,  5F058BF29 ,  5F058BJ01 ,  5F140AA26 ,  5F140BA06 ,  5F140BD06 ,  5F140BE02 ,  5F140BE03 ,  5F140BE10 ,  5F140BF01 ,  5F140BF04 ,  5F140BF60 ,  5F140BG31 ,  5F140BG38 ,  5F140BG46 ,  5F140BH21 ,  5F140BJ01 ,  5F140BJ04 ,  5F140BJ11 ,  5F140BJ15 ,  5F140BJ27 ,  5F140BK16 ,  5F140BK25 ,  5F140BK38 ,  5F140CC03 ,  5F140CF05
引用特許:
出願人引用 (1件) 審査官引用 (5件)
全件表示

前のページに戻る