特許

J-GLOBAL ID：200903009355171399

論理回路の信号遅延時間計算方法

発明者： 河野 一郎 ,  加藤 直樹 ,  三木 良雄 ,  檜山 徹
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平8-237523
公開番号（公開出願番号）：特開平10-083410
出願日： 1996年09月09日
公開日（公表日）： 1998年03月31日
要約：

【要約】【課題】大規模な論理回路に対しても、高速かつ高精度な遅延時間の計算が可能な遅延時間計算方法を提供する。【解決手段】入力信号波形関数データ102と論理セル特性ライブラリ104と負荷回路ネットリスト106とを入力し、信号遅延時間計算手段110によって信号遅延時間を計算し、信号遅延時間データ122として出力する。信号遅延時間計算手段110は、さらに論理セル・負荷関係式生成/計算手段112と出力信号波形データ114と時間差計算手段116から構成される。112は、102、104、106を入力として、114を出力する。116は、102と114を入力として122を出力する。

請求項（抜粋）：

論理回路の信号経路における信号遅延時間のうちの、トランジスタや抵抗、容量等から構成される論理セルで発生する時間を計算する方法において、(i)前段論理セルから出力され、配線を通って当該論理セルに入力される信号の波形を時間の関数として表現した入力信号波形関数データと、(ii)回路シミュレーションにより予め得られた出力電流の解析結果を用いて、入出力信号の関数として表現した論理セルの出力電流特性を収めた論理セル特性ライブラリと、(iii)論理セルの出力側に接続された配線および後段論理セルからなる負荷回路について、論理回路の設計データから該負荷回路を構成するトランジスタや抵抗、容量等の接続情報およびトランジスタのゲート幅や抵抗値等の特徴量を抽出して得られる負荷回路ネットリストを入力し、(a)上記三者を入力として、まず論理セル特性式に入力信号波形関数を代入して出力電流を出力信号の関数として表現した式(x)と、負荷回路に流入あるいは流出する電流を出力信号の関数として表現した式(y)を生成し、次に(x)、(y)両式で表現される電流が同一であることから両式を連立した式(z)を解くことで出力信号波形を求め、最後に出力信号波形を時間の関数として表現した出力信号波形関数データを出力する論理セル・負荷関係式生成/計算手段と、(b)(a)で出力された出力信号波形関数データと入力信号波形関数データとを入力として、入力信号が印加されてから入出力信号の各々があるしきい信号強度に達するまでの時間をそれぞれ計算し、両者の時間の差を論理セルで発生する信号遅延時間として表現した信号遅延時間データを出力する時間差計算手段とを備え、上記論理セルで発生する信号遅延時間を出力することを特徴とする信号遅延時間計算方法。