特許
J-GLOBAL ID：200903009365488684

半導体装置及びその製造方法

発明者：
宮本 昭一

宮本 昭一 について

, 
一法師 隆志

一法師 隆志 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 宮田 金雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-005712
公開番号（公開出願番号）：特開平9-199730
出願日： 1996年01月17日
公開日（公表日）： 1997年07月31日
要約：
【要約】【課題】 従来の技術では、メサ分離されたSOI層の側断面に絶縁物質からなるサイドウォールを形成する際、SOI層上面にエッチングダメージを受けるという問題があり、またSOI層上端部とゲート電極との距離が小さかったため絶縁性に問題があった。【解決手段】 SOI層上に、ゲート絶縁膜、ゲート電極の一部として働く導電層を順次積層後、SOI層の側断面だけでなく、ゲート絶縁膜及び導電層の側断面にもサイドウォールを形成し、導電層上にゲート電極を形成することでSOI層上面にエッチングダメージを与えず、ゲート電極とSOI層の上端部との距離を一定以上の大きさとする構造の半導体装置を形成する。
請求項（抜粋）：
絶縁膜上に形成されたメサ分離型シリコン層(以下SOI(SILICON ON INSULATOR)層と略す。)、内部にチャネル領域及びソース/ドレイン領域が形成された上記SOI層の上面にゲート絶縁膜を介して形成された導電層、上記チャネル領域の端部であり上記SOI層、ゲート絶縁膜、導電層の側断面である面に付着して形成された絶縁物質からなるサイドウォール、上記導電層上に形成されたゲート電極を含むことを特徴とする半導体装置。
IPC (2件)：
H01L 29/786 ,  H01L 21/336
FI (3件)：
H01L 29/78 616 A ,  H01L 29/78 613 A ,  H01L 29/78 621
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM