特許
J-GLOBAL ID：200903009376412493
デジタル信号出力段回路
発明者：
出願人/特許権者：
代理人 (1件)：
梶山 佶是 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-103552
公開番号（公開出願番号）：特開平5-284000
出願日： 1992年03月30日
公開日（公表日）： 1993年10月29日
要約：
【要約】【目的】出力信号のワイヤードORが可能であり、しかも出力信号の“H”への遷移が高速なデジタル信号出力段回路を実現する。【構成】オープンドレイン形回路のプルアップ抵抗R1に対して並列にスイッチ回路(NOTゲート31,トランジスタTr2)を接続する。そして、NOTゲート31の入力における閾値を通常よりも小さな値に設定する。このスイッチ回路の働きにより、出力信号をワイヤードORすることが可能であり、しかも出力信号が“L”から“H”に高速に遷移する。
請求項（抜粋）：
プルアップ抵抗又はプルアップ用回路により出力信号がプルアップされるオープンドレイン形(又はオープンコレクタ形)のデジタル信号出力段回路において、前記プルアップ抵抗又は前記プルアップ用回路に対して並列に接続され、前記出力信号が所定の閾値以上のときには導通し、前記出力信号が前記閾値以下のときには遮断するスイッチ回路を備え、前記出力信号を受ける回路又は負荷側で前記出力信号が有意とされる値よりも小さな値に、前記閾値が設定されていることを特徴とするデジタル信号出力段回路。
IPC (3件)：
H03K 19/0175
, G06F 15/78 510
, H03K 19/013
