特許
J-GLOBAL ID：200903009388279586
デジタル・アナログ変換回路
発明者：
出願人/特許権者：
,
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-271193
公開番号（公開出願番号）：特開平9-116434
出願日： 1995年10月19日
公開日（公表日）： 1997年05月02日
要約：
【要約】【課題】DA変換回路の性能テストに際して、デジタル信号入力の下位ビットの変化によるアナログ変換電圧の変化を正確かつ容易に確認できるようにする。【解決手段】抵抗値が等しい複数個の第1の抵抗素子R1 〜R16が直列に接続された第1の抵抗ストリング1と、各第1の抵抗素子に対応して並列に接続され、抵抗値が等しい複数個の第2の抵抗素子Rが直列に接続された複数個の第2の抵抗ストリング2と、デジタル信号入力の内容に応じて第2の抵抗ストリングの各抵抗素子の接地電圧ノード側の一端の電圧を択一的に取り出す選択回路3と、テストモード時に、第1の抵抗ストリングにおけるテスト対象となる任意数の第1の抵抗素子の両端間電圧を、通常動作時に前記任意数の第1の抵抗素子に発生する両端間電圧よりも大きい電圧に強制的に設定するテスト制御回路10とを具備する。
請求項（抜粋）：
基準電圧ノードと接地電圧ノードとの間にそれぞれの抵抗値が等しい複数個の第1の抵抗素子が直列に接続された第1の抵抗ストリングと、前記第1の抵抗ストリングの各抵抗素子に対応してそれぞれ並列に接続され、それぞれの抵抗値が等しい複数個の第2の抵抗素子が直列に接続された複数個の第2の抵抗ストリングと、デジタル信号入力の内容に応じて、前記基準電圧ノードの電圧、前記第1の抵抗ストリングの各抵抗素子の直列接続ノードの電圧、前記第2の抵抗ストリングの各抵抗素子の直列接続ノードの電圧および前記接地電圧ノードの電圧の中から択一的に取り出す選択回路と、テストモード時に、前記第1の抵抗ストリングにおけるテスト対象となる任意数の第1の抵抗素子の両端間電圧を、通常動作時に前記任意数の第1の抵抗素子に発生する両端間電圧よりも大きい電圧に強制的に設定するテスト制御回路とを具備することを特徴とするデジタル・アナログ変換回路。
IPC (2件)：
FI (2件)：
前のページに戻る
