特許

J-GLOBAL ID：200903009415705363

半導体装置及びその製造方法

発明者： 深田 晋一 ,  平沢 賢斉
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平7-092167
公開番号（公開出願番号）：特開平8-288386
出願日： 1995年04月18日
公開日（公表日）： 1996年11月01日
要約：

【要約】【目的】拡散層下のpn接合のリーク電流を増加させずに拡散層上に導電体層を形成し低抵抗化できる半導体装置及びその製造方法を提供する。【構成】導電体層を拡散層中央部で薄く、周辺部を厚く形成し、拡散層を低抵抗化しながら導電体層が厚く形成される領域の面積を減らし、pn接合リーク電流の増加を抑制する。この導電体層が金属シリサイドよりなる場合に、シリコン基板上の合金中に含まれるシリサイド形成金属量あるいはアニール温度を制御し、形成されるシリサイド膜厚が拡散層周辺部で最大となるように所望の形状に金属シリサイド層を膜厚制御性よく形成する。

請求項（抜粋）：

表面が周囲を絶縁膜で区切られた複数の領域に分割された半導体基板の少なくとも一部領域が、基板中への元素拡散により選択的に形成された導電体層で覆われてなる半導体装置において、前記導電体層厚さが該導電体層外周からの距離rに伴い変化し、一つの基板領域内の導電体層におけるr=r<SB>1 </SB>での導電体層の平均厚さd(r<SB>1</SB>) がr=r<SB>2</SB>(r<SB>1</SB><r<SB>2</SB>) での平均厚さd(r<SB>2</SB>) に対しd(r<SB>1</SB>)>d(r<SB>2</SB>) となる領域が存在することを特徴とする半導体装置。

IPC (5件)：

H01L 21/768 ,  H01L 21/203 ,  H01L 21/324 ,  H01L 29/78 ,  H01L 29/786

FI (5件)：

H01L 21/90 D ,  H01L 21/203 S ,  H01L 21/324 N ,  H01L 29/78 301 S ,  H01L 29/78 616 S