特許

J-GLOBAL ID：200903009424505660

半導体装置及び半導体装置の製造方法

発明者： 高橋 洋
出願人/特許権者： ソニー株式会社
代理人 (1件)： 高月 亨
公報種別：公開公報
出願番号（国際出願番号）：特願平6-305325
公開番号（公開出願番号）：特開平8-070120
出願日： 1994年08月26日
公開日（公表日）： 1996年03月12日
要約：

【要約】【目的】 半導体基板上に形成されたゲート電極とその両側方にこれと隣り合って基板の上に形成された不純物拡散領域とを備える積み上げ型相当半導体装置について、不純物拡散領域形成材料層を均一な厚みで形成できる技術の提供。【構成】 ?@半導体基板1上に形成されたゲート電極2と、その両側方にゲート電極2と隣り合って基板1上に形成された不純物拡散領域31,32とを備え、ゲート電極2の上面及び/または側面には研磨に対するストッパ機能を有するストッパ部41,42を備える。?A半導体基板1に必要に応じオフセット酸化膜6を形成したゲート電極2を形成し、ゲート電極の上面・側面にストッパ部41,42を形成し、不純物拡散領域形成用のSi系材料を成膜し、ストッパ部を利用して該Si系材料を選択研磨してゲート電極2の両側方にゲート電極と隣り合って該Si系材料3を残す工程を備える。

請求項（抜粋）：

半導体基板上に形成されたゲート電極と、該ゲート電極の両側方にゲート電極と隣り合って半導体基板上に形成された不純物拡散領域とを備え、前記ゲート電極の上面及び/または側面には研磨に対するストッパ機能を有するストッパ部が形成されていることを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 21/336

引用特許：

審査官引用 (4件)

• 特開平3-138930
  
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平4-226950   出願人：富士通株式会社
• 短チャネルMOS型トランジスタおよびその製造方法
  公報種別：公開公報   出願番号：特願平4-203116   出願人：ソニー株式会社
• 特開平3-138930