特許

J-GLOBAL ID：200903009449294397

半導体装置

発明者： 伊藤 和利 ,  大橋 健也 ,  本田 卓 ,  羽鳥 和夫
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-303922
公開番号（公開出願番号）：特開平11-145363
出願日： 1997年11月06日
公開日（公表日）： 1999年05月28日
要約：

【要約】【課題】ペレットを接合するはんだ層を均一な厚さに形成し、ボンディング性が良く、且つ、信頼性の高い半導体装置を提供する。【解決手段】リードフレームの半導体素子がはんだ付けされる面に、はんだ流れを防止する突起部を設ける。さらに、そのはんだ付け面ははんだ付け可能な金属領域とはんだと接合性を有しない金属領域とする。

請求項（抜粋）：

リードフレーム基板に半導体素子をはんだ層を介してボンディングする半導体装置において、半導体素子が固着される前記リードフレーム基板面に前記はんだの流出を防止する流出防止手段を設けたことを特徴とする半導体装置。

IPC (2件)：

H01L 23/50 ,  H01L 23/32

FI (4件)：

H01L 23/50 E ,  H01L 23/50 U ,  H01L 23/50 V ,  H01L 23/32 C