特許

J-GLOBAL ID：200903009467261005

調歩式データ多重化方式

発明者： 森本章 ,  鈴木 良明
出願人/特許権者： 日本電気株式会社 ,  静岡日本電気株式会社
代理人 (1件)： 井出 直孝
公報種別：公開公報
出願番号（国際出願番号）：特願平3-184882
公開番号（公開出願番号）：特開平5-030068
出願日： 1991年07月24日
公開日（公表日）： 1993年02月05日
要約：

【要約】【目的】 調歩式データ多重化方式において、調歩式データの多重化効率の低下および伝送誤りの発生を抑止することを目的とする。【構成】 単位フレーム内に多重されるデータの個数N個を(N+n)個とN個と(N-n)個(nは整数)の混在の配列とし、この配列を組替えて調歩式データと装置内タイミング信号との周波数差異または位相差異を吸収することでスタッフ多重を行い、対向局からの単位フレーム内に多重されるデータの個数N個を(N+n)個とN個と(N-n)個(nは整数)の混在の配列をもつデータを調歩式データとして再生することを特徴とする。

請求項（抜粋）：

入力される調歩式データを同期データに変換する変換手段である非同期同期変換回路と、この変換手段で変換された同期データが装置内基準クロックに係わるクロックで書込まれる第一バッファメモリと、この第一バッファメモリから読出したデータを多重化する多重制御回路とを備えた時分割多重化装置と、この時分割多重化装置から到来するデータを蓄積し装置内基準クロックに係わるクロックで読出す第二バッファメモリを備えた時分割分離化装置とで構成された調歩式データ多重化方式において、上記時分割多重化装置は、上記第一バッファメモリの書込みクロックと読出しクロックとの位相差を検出する位相比較回路と、この位相比較回路で検出された位相差に応じて単位区間内のN個の読出しクロックの個数を(N+n)個とN個と(N-n)個(nは整数)の混在の配列とし、この配列を組替えるスタッフ制御回路と、このスタッフ制御回路で組替えられた配列に対応するスタッフ情報を生成するタイミング調整回路とを備え、上記多重回路は上記第一バッファメモリから読出されたデータとこのスタッフ情報とを多重化する手段を備え、上記時分割分離化装置は、到来するデータとスタッフ情報とを分離する分離制御回路と、上記第二バッファメモリへの書込みクロックを上記分離制御回路で分離されたスタッフ情報に応じて制御するデスタッフ制御回路と、スタッフ情報に応じて緩やかに変化する読出しクロックを生成する読出しクロック生成手段とを備えたことを特徴とする調歩式データ多重化方式。

IPC (2件)：

H04J 3/07 ,  H04L 7/00

引用特許：

審査官引用 (3件)

• 特開昭61-126840
  
• 特開平3-253133
  
• 特開昭50-147606