ゲ-ト電極形成方法

発明者： , , , , ,
出願人/特許権者： ,
代理人 (1件)：前田弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-013882
公開番号（公開出願番号）：特開2000-216169
出願日： 1999年01月22日
公開日（公表日）： 2000年08月04日
要約：

【要約】【課題】 PMMA系レジストを用いてサブクォーターミクロンのT型ゲート電極を確実に形成できるようにする。【解決手段】基板11の上にMMAを含むレジストからなる下層レジスト膜12、P(MMA-co-MAA)を含むレジストからなる上層レジスト膜13及び下層及び上層レジスト膜12,13よりも耐熱性が高いPMGIを含むレジストからなる保護レジスト膜14を順次形成する。次に、保護レジスト膜14に対してEB露光を行なって該保護レジスト膜14におけるゲート電極の頂部形成領域の上側部分に保護開口部を形成する。続いて、上層レジスト膜13にゲート電極の頂部形成領域となる上層開口部13aを形成すると共に、下層レジスト膜12にゲート電極の脚部形成領域となる下層開口部12aを形成する。続いて、下層開口部12a及び上層開口部13aにゲート電極形成用の導体膜を蒸着する。

請求項（抜粋）：

半導体基板の上に、頂部と該頂部から下方に延びる脚部とからなるT型のゲート電極を形成するゲート電極形成方法であって、前記半導体基板の上にメチルメタクリレート又はメタクリック酸を含むレジストからなる下層レジスト膜を形成する下層レジスト膜形成工程と、前記下層レジスト膜の上に該下層レジスト膜よりも耐熱性が高い上層レジスト膜を形成する上層レジスト膜形成工程と、前記上層レジスト膜を露光することにより、前記上層レジスト膜における前記ゲート電極の頂部形成領域をパターニングした後、パターニングされた前記上層レジスト膜を現像することにより、前記上層レジスト膜における前記頂部形成領域に上層開口部を形成する上層開口部形成工程と、前記下層レジスト膜の上面における前記上層開口部に露出する領域を露光することにより、前記下層レジスト膜における前記ゲート電極の脚部形成領域をパターニングした後、パターニングされた前記下層レジスト膜を現像することにより、前記下層レジスト膜における前記脚部形成領域に下層開口部を形成する下層開口部形成工程と、前記半導体基板の上における前記下層開口部及び上層開口部にゲート電極形成用の導体膜を充填することにより、前記導体膜からなるT型のゲート電極を形成するゲート電極形成工程とを備えていることを特徴とするゲート電極形成方法。

IPC (5件)：

H01L 21/338 , H01L 29/812 , G03F 7/095 , G03F 7/26 511 , H01L 21/28

FI (4件)：

H01L 29/80 F , G03F 7/095 , G03F 7/26 511 , H01L 21/28 D

Fターム (40件)：

2H025AA00 , 2H025AB16 , 2H025AC06 , 2H025AD03 , 2H025BF03 , 2H025BF29 , 2H025DA11 , 2H025FA04 , 2H025FA15 , 2H025FA44 , 2H096AA25 , 2H096BA11 , 2H096EA06 , 2H096EA12 , 2H096GA03 , 2H096GA08 , 2H096HA28 , 2H096KA02 , 2H096KA03 , 2H096KA06 , 2H096KA07 , 4M104AA05 , 4M104BB15 , 4M104CC03 , 4M104DD09 , 4M104DD20 , 4M104DD34 , 4M104DD68 , 4M104FF07 , 4M104FF13 , 4M104GG12 , 4M104HH08 , 5F102GJ05 , 5F102GS02 , 5F102GS04 , 5F102GT03 , 5F102HC11 , 5F102HC15 , 5F102HC19 , 5F102HC29

引用特許：

審査官引用 (2件)

特開平3-135075
特開平3-135075

前のページに戻る