特許

J-GLOBAL ID：200903009501069364

不揮発性メモリ装置

発明者： 林 哲也 ,  ▲高▼田 明 ,  渡▲辺▼ 一裕
出願人/特許権者： 日本鋼管株式会社
代理人 (1件)： 瀧野 秀雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-001152
公開番号（公開出願番号）：特開平7-182876
出願日： 1994年01月11日
公開日（公表日）： 1995年07月21日
要約：

【要約】【目的】 安定に動作し、消費電力を低減できると共に、高速動作し、製造プロセスへの依存度の低い不揮発性メモリ装置を提供することを目的とする。【構成】 ワード線WLi,WLi+1,...WLi+3 と、複数のビット線12と、複数の仮想グランド線13と、ワード線11に結合するゲート電極とビット線12と仮想グランド線13に結合する電極を有するメモリセル14がワード線WLi,WLi+1,...WLi+3 と複数のビット線12との交差位置に配置されたメモリセル群と、仮想グラング線13の電位をグランドレベル及びバイアスレベルの何れかに設定する電位可変手段と、読み出すべきメモリセルに関連した前記仮想グランド線を前記電位可変手段によりグランドレベルに設定して、前記ビット線を介して記憶情報を検知するセンス回路18とを備え、メモリセルMijを読み出す場合、その電極に接続される仮想グランド線GLj をグランドレベルとし、その他の仮想グランド線の大多数を、バイアスレベルに設定した共通バイアス電位線19に接続してなる不揮発性メモリ装置である。

請求項（抜粋）：

複数のワード線と、複数のビット線と、複数の仮想グランド線と、前記ワード線に結合する制御電極と前記ビット線及び前記仮想グランド線に結合する2つの電極とを有するメモリセルが、前記ワード線と前記ビット線との交差位置に配置されてなるメモリセル群と、前記仮想グランド線の電位を少なくともグランドレベルもしくはバイアスレベルに設定可能な電位可変手段と、前記電位可変手段によりバイアスレベルに設定される前記仮想グランド線が電気的に結合する共通バイアス電位線と、読み出すべきメモリセルに関連した前記仮想グランド線が前記電位可変手段によりグランドレベルに設定されたとき、前記メモリセルが有する記録情報を前記ビット線を介して検知するセンス回路と、を有することを特徴とする不揮発性メモリ装置。