特許
J-GLOBAL ID：200903009504049879
半導体集積回路装置およびその雑音低減方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平7-336431
公開番号（公開出願番号）：特開平9-181604
出願日： 1995年12月25日
公開日（公表日）： 1997年07月11日
要約：
【要約】【課題】アナログ/デジタル混在集積回路において、デジタル回路の発生する雑音のアナログ回路への影響を低減する。【解決手段】雑音の影響を受ける回路と雑音を発生する回路が雑音の影響を検出して補正量演算を行う雑音低減回路と補正回路と共に同一の基板上に構成された集積回路。本発明の雑音低減手段においては、デジタル回路の発生する雑音のアナログ回路に対する影響を電圧比較器を用いて実時間で、広帯域で計測することができる。さらに、本法により雑音の影響を低減することができる。【効果】デジタル回路の発生する雑音のアナログ回路への影響を低減することができる。
請求項（抜粋）：
クロックに同期して動作する第1の回路と、上記第1の回路が発生する雑音の影響を受ける第2の回路と、上記第1の回路が発生する雑音を検出する雑音検出回路と、上記雑音検出回路の出力に応答して補正量を演算する演算回路とを有し、上記第2の回路の出力は上記演算回路の出力により補正されるよう構成されたことを特徴とする半導体集積回路装置。
IPC (2件)：
H03M 1/08
, H03H 17/02 681
H03M 1/08 A
, H03H 17/02 681 D
