特許
J-GLOBAL ID：200903009505396564
電界効果トランジスタおよびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
並川 啓志
公報種別：公開公報
出願番号（国際出願番号）：特願平5-193902
公開番号（公開出願番号）：特開平7-029917
出願日： 1993年07月12日
公開日（公表日）： 1995年01月31日
要約：
【要約】 (修正有)【目的】FET特性における周波数分散を低減し、かつゲート耐圧などのFET特性に優れたFETの構造および製造方法を提供する。【構成】化合物半導体からなりn型不純物を含有するチャンネル層3と、該チャンネル層上の所定領域に設けられたp型不純物を含有するゲート電極4と、該ゲート電極をはさむように形成されたドレイン8およびソース電極7と、該ゲート電極と前記ドレインおよびソース電極間の前記チャンネル層上に設けられた実質的に不純物を含有しない高抵抗半導体層5とを含むものである。【効果】化合物半導体の固有欠陥に起因する周波数分散がなく、かつ、高いドレイン耐圧と低いゲート-ソース間容量を有する優れた特性のFETが得られる。
請求項（抜粋）：
化合物半導体上にn型不純物を含有するチャンネル層と実質的に不純物を含有しない高抵抗半導体層を順次エピタキシャル成長し、該高抵抗半導体層の所定領域にp型不純物をドープすることでゲート電極を形成し、該ゲート電極をはさむようにドレインおよびソース電極を形成することを特徴とする電界効果トランジスタの製造方法。
IPC (2件)：
H01L 21/337
, H01L 29/808
