特許
J-GLOBAL ID：200903009531528266
半導体素子の実装基板
発明者：
出願人/特許権者：
代理人 (1件)：
長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-246458
公開番号（公開出願番号）：特開平6-097229
出願日： 1992年09月16日
公開日（公表日）： 1994年04月08日
要約：
【要約】【目的】 本発明は、実装基板の電極が増加しても、電極に接続される配線相互間におけるクロストークノイズが増加しない実装基板を提供することを目的とする。【構成】 本発明は、半導体素子に形成されたバンプ電極を実装基板表面に対向させ、バンプ電極と、実装基板に形成されたパッド電極4とを接着するフェイスダウン実装に用いる半導体素子の実装基板において、少なくとも隣り合う配線5と、配線9とが相互に異なる層1、2にそれぞれ配置されていることを特徴とする。
請求項（抜粋）：
半導体素子に形成されたバンプ電極を実装基板表面に対向させ、前記バンプ電極と、前記実装基板の表面に形成されたパッド電極とを接着するフェイスダウン実装に用いる半導体素子の実装基板において、前記実装基板は、少なくとも上面が絶縁性の基板本体上に少なくとも一層の絶縁材料層を積層して構成されると共に、前記絶縁材料層の上下両面に配線が形成され、少なくとも隣り合うパッド電極と接続される前記配線が相互に異なる層に形成されていることを特徴とする半導体素子の実装基板。
IPC (2件)：
H01L 21/60 311
, H01L 23/12
H01L 23/12 Q
, H01L 23/12 N
