特許
J-GLOBAL ID：200903009556905978
半導体装置の製造方法及び半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
寒川 誠一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-037472
公開番号（公開出願番号）：特開平7-249761
出願日： 1994年03月09日
公開日（公表日）： 1995年09月26日
要約：
【要約】【目的】 半導体装置の製造方法及び半導体装置に関し、LDD構造またはエクステンションソース・ドレイン構造のトランジスタのゲート電極の表面上とソース・ドレインをなす高濃度不純物領域の表面上とに、接合深さが浅くならないようにシリサイド層を形成する方法を提供することを目的とする。【構成】 一導電型半導体基板1上にゲート電極4とサイドウォールスペーサ6とを形成し、一導電型半導体基板1の表層に反対導電型の不純物を高濃度に導入して高濃度不純物領域7を形成し、高濃度不純物領域7の表面上とゲート電極4の表面上とに形成された酸化膜8を除去し、高濃度不純物領域7の表面上とゲート電極4の表面上とに高融点金属シリサイド層10を形成し、サイドウォールスペーサ6を除去するとゝもにフィールド酸化膜2を後退させて、一導電型半導体基板1に反対導電型の不純物を低濃度または高濃度に導入する。
請求項（抜粋）：
一導電型半導体基板(1)上にフィールド酸化膜(2)により分離された素子領域を形成する工程と、該素子領域の前記一導電型半導体基板(1)上にゲート絶縁膜(3)を介してゲート電極(4)を形成する工程と、全面に絶縁膜(5)を形成し、該絶縁膜(5)に異方性エッチングを施して前記ゲート電極(4)の側面にサイドウォールスペーサ(6)を形成する工程と、前記ゲート電極(4)と前記サイドウォールスペーサ(6)とをマスクとして前記一導電型半導体基板(1)の表層に反対導電型の不純物を高濃度に導入して高濃度不純物領域(7)を形成する工程と、該高濃度不純物領域(7)の表面上と前記ゲート電極(4)の表面上とに形成された酸化膜(8)を除去する工程と、全面に高融点金属層(9)を形成し、熱処理をなして前記高濃度不純物領域(7)の表面上と前記ゲート電極(4)の表面上とに形成された前記高融点金属層(9)をシリサイド化して高融点金属シリサイド層(10)を形成し、残余の領域の未反応の前記高融点金属層(9)を除去する工程と、エッチング処理を施して前記サイドウォールスペーサ(6)を除去するとゝもにフィールド酸化膜(2)を後退させ、前記ゲート電極(4)と前記高融点金属シリサイド層(10)とをマスクとして前記一導電型半導体基板(1)に反対導電型の不純物を低濃度に導入する工程と、熱処理をなして前記導入された反対導電型の不純物を活性化する工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 29/78 301 L
, H01L 29/78 301 X
