特許

J-GLOBAL ID：200903009560545811

半導体記憶装置におけるセンスアンプ制御回路

発明者： 宮本 三平
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 清水 守 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-313053
公開番号（公開出願番号）：特開平6-162779
出願日： 1992年11月24日
公開日（公表日）： 1994年06月10日
要約：

【要約】 (修正有)【目的】 センス制御トランジスタは少数のセンスアンプ毎に並列に、又近傍に接続することにより、センスノードの寄生抵抗を低減し、分散配置された各センス制御トランジスタのゲート幅も広くとれ、製造ばらつき及び狭チャネル効果の影響を低減できる。【構成】 センス手段は、各々第1及び第2のセンスノード23,24に接続された複数のセンスアンプ2からなるセンスアンプ群と、このセンスアンプ群に接続され、前記第1及び第2のセンスノード23,24を制御する第1及び第2の制御トランジスタ群21,22と、この第1及び第2のトランジスタ群を制御する第1及び第2の制御信号線25,26とを設け、この第1及び第2の制御トランジスタ群の1個のトランジスタに少数のセンスアンプを並列に接続し、センスアンプの近傍に設ける。

請求項（抜粋）：

複数のワード線と、該ワード線と交叉して設けられた複数ビット線と、該ワード線とビット線との交点に設けられる複数のメモリセルと、前記ビット線に読み出された情報を増幅するセンス手段とを有する半導体記憶装置におけるセンスアンプ制御回路において、(a)前記センス手段は、各々第1及び第2のセンスノードに接続された複数のセンスアンプからなるセンスアンプ群と、(b)該センスアンプ群に接続され、前記第1及び第2のセンスノードを制御する第1及び第2の制御トランジスタ群と、(c)該第1及び第2のトランジスタ群を制御する第1及び第2の制御信号線とを設け、(d)前記第1及び第2の制御トランジスタ群のトランジスタの数のうち少なくともいずれか一方は、1個のトランジスタに少数のセンスアンプを並列に接続し、該センスアンプの近傍に設けることを特徴とする半導体記憶装置におけるセンスアンプ制御回路。

IPC (2件)：

G11C 11/41 ,  H01L 27/10 481