特許
J-GLOBAL ID：200903009611417724
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-298325
公開番号（公開出願番号）：特開平8-162427
出願日： 1994年12月01日
公開日（公表日）： 1996年06月21日
要約：
【要約】【目的】 コンタクトホール4形成時のエッチングによりコンタクトホール4底の下地表面に形成される損傷層5および堆積物6を、下地にダメージを与えることなく除去しコンタクト抵抗を低減させる。【構成】 シリコン単結晶基板1上のシリコン酸化膜3をRIEによりエッチングしてコンタクトホール4を形成した後、HCl雰囲気中で熱処理することによりコンタクトホール4底の損傷層5および堆積物6を除去する。
請求項（抜粋）：
シリコン単結晶から成る半導体基板上に絶縁膜を形成する工程と、上記絶縁膜上にホトレジスト・パターンを形成し、該ホトレジスト・パターンをマスクにして上記絶縁膜をエッチングして上記半導体基板表面に到達するコンタクトホールを形成する工程と、このコンタクトホール形成時の上記絶縁膜のエッチングにより上記コンタクトホール底の上記半導体基板表面に形成される損傷および堆積物を、上記半導体基板をハロゲン化合物を含む雰囲気中にて熱処理することにより除去する工程と、次いで上記コンタクトホールを介して上記半導体基板表面にコンタクトする電極配線層を形成する工程と、を有することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/28
, H01L 21/3065
, H01L 21/324
, H01L 21/768
H01L 21/302 N
, H01L 21/90 C
