半導体デバイスにおける静電破壊防止回路およびその形成方法

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴木敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平4-186989
公開番号（公開出願番号）：特開平6-232345
出願日： 1992年07月14日
公開日（公表日）： 1994年08月19日
要約：

【要約】【目的】静電気による電荷に対しては充分な電圧降下の抵抗分を保ちつつ、回路全体の配線抵抗を小さくし、チップサイズの縮小も可能とした半導体デバイスにおける静電破壊防止回路およびその形成方法を提供すること。【構成】シリコン単結晶半導体基板上に、出力トランジスタのソース/ドレイン部103を形成し、次に、高抵抗配線層104とトランジスタのソース/ドレイン部103とを接続させるコンタクトホール106をホトリソグラフィー/エッチング技術により開孔し、その後、高抵抗配線層104を形成する。そして、コンタクトホール105を開孔し、出力パッド101及びアルミ配線102を形成する。静電破壊防止回路としての電圧降下分の抵抗を得る構成要素としては、高抵抗配線層104のシート抵抗、コンタクトホール105,106の径、コンタクトホール103と104の間隔でありこれら3つの要素を組み合わせる。

請求項（抜粋）：

出力端子に加わった静電気より内部回路を保護する半導体デバイスにおける静電破壊防止回路において、出力トランジスタのソース/ドレイン部となる拡散層の上に、第1のコンタクトホールを介して静電気による電荷の電圧降下を行う高抵抗配線層を配置し、前記高抵抗配線層の上に第2のコンタクトホールを介して前記出力端子と接続される金属配線を配置したことを特徴とする半導体デバイスにおける静電破壊防止回路。

引用特許：

審査官引用 (2件)

特開昭63-255955
特開昭61-295651

前のページに戻る